| 字段 | 字段内容 |
|---|---|
| 001 | 0100017618 |
| 005 | 20050221105602.0 |
| 010 | $a: 7-115-11939-2$d: CNY34.00(含光盘) |
| 100 | $a: 20040203d2004 em y0chiy0120 ea |
| 101 | $a: chi |
| 102 | $a: CN$b: 110000 |
| 105 | $a: a z 000yy |
| 106 | $a: r |
| 200 | $a: Verilog HDL程序设计教程$A: Verilog HDL cheng xu she ji jiao cheng $9: Verilog HDL cheng xu she ji jiao cheng$f: 王金明编著 |
| 210 | $a: 北京$c: 人民邮电出版社$d: 2004 |
| 215 | $a: 308页$c: 图$d: 26cm$e: 光盘1片 |
| 307 | $a: 附光盘：ISBN 7-89497-282-7 |
| 330 | $a: 本书对Verilog HDL程序设计做了系统、全面的介绍，以可综合的设计为重点，同时对仿真和模拟做了深入的阐述。 |
| 606 | $a: 程序设计$A: cheng xu she ji |
| 610 | $a: VHDL语言$A: VHDL yu yan |
| 690 | $a: TP312VH$v: 4 |
| 701 | $a: 王金明$A: wang jin ming $9: wang jin ming$4: 编著 |
| 801 | $a: CN$b: XIPT$c: 20050221 |
| 905 | $a: XIPT$d: TP312VH$r: CNY34.00$e: 10$b: 01363902-904 |
| 999 | $a: cat4$b: 3$e: 20040078 |
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第21027061位用户访问本系统