| 字段 | 字段内容 |
|---|---|
| 001 | 0121003899 |
| 005 | 1920011012152021 |
| 010 | $a: 7-81065-289-3$d: ￥18 |
| 100 | $a: 20011012d1999 em y0chiy0121 ea |
| 101 | $a: chi |
| 102 | $a: CN$b: 510000 |
| 105 | $a: y z 000yy |
| 106 | $a: r |
| 200 | $a: Verilog HDL实用教程$A: Verilog HDL shi yong jiao cheng$f: 张明编著 |
| 210 | $a: 成都$c: 电子科技大学出版社$d: 1999 |
| 215 | $a: 213页$d: 26cm |
| 225 | $a: EDA技术丛书 |
| 410 | $1: 2001 $a: EDA技术丛书 |
| 606 | $a: 程序设计-硬件描述语言$x: 教材 |
| 690 | $a: TP312VH$v: 4 |
| 701 | $a: 张明$A: zhang ming$4: 编著 |
| 801 | $a: CN$b: XIPT$c: 20010914 |
| 905 | $a: XIPT$f: TP312VH/1$s: 4$k: 6$b: 01235669$t: 01235669-672$k: 5$b: 01235670$k: 5$b: 01235671$k: 5$b: 01235672 |
北京创讯未来软件技术有限公司 版权所有 ALL RIGHTS RESERVED 京ICP备 09032139
欢迎第12512733位用户访问本系统